Update bindings
This commit is contained in:
@ -360,4 +360,49 @@ module Ppc =
|
|||||||
let UC_PPC_REG_29 = 31
|
let UC_PPC_REG_29 = 31
|
||||||
let UC_PPC_REG_30 = 32
|
let UC_PPC_REG_30 = 32
|
||||||
let UC_PPC_REG_31 = 33
|
let UC_PPC_REG_31 = 33
|
||||||
|
let UC_PPC_REG_CR0 = 34
|
||||||
|
let UC_PPC_REG_CR1 = 35
|
||||||
|
let UC_PPC_REG_CR2 = 36
|
||||||
|
let UC_PPC_REG_CR3 = 37
|
||||||
|
let UC_PPC_REG_CR4 = 38
|
||||||
|
let UC_PPC_REG_CR5 = 39
|
||||||
|
let UC_PPC_REG_CR6 = 40
|
||||||
|
let UC_PPC_REG_CR7 = 41
|
||||||
|
let UC_PPC_REG_FPR0 = 42
|
||||||
|
let UC_PPC_REG_FPR1 = 43
|
||||||
|
let UC_PPC_REG_FPR2 = 44
|
||||||
|
let UC_PPC_REG_FPR3 = 45
|
||||||
|
let UC_PPC_REG_FPR4 = 46
|
||||||
|
let UC_PPC_REG_FPR5 = 47
|
||||||
|
let UC_PPC_REG_FPR6 = 48
|
||||||
|
let UC_PPC_REG_FPR7 = 49
|
||||||
|
let UC_PPC_REG_FPR8 = 50
|
||||||
|
let UC_PPC_REG_FPR9 = 51
|
||||||
|
let UC_PPC_REG_FPR10 = 52
|
||||||
|
let UC_PPC_REG_FPR11 = 53
|
||||||
|
let UC_PPC_REG_FPR12 = 54
|
||||||
|
let UC_PPC_REG_FPR13 = 55
|
||||||
|
let UC_PPC_REG_FPR14 = 56
|
||||||
|
let UC_PPC_REG_FPR15 = 57
|
||||||
|
let UC_PPC_REG_FPR16 = 58
|
||||||
|
let UC_PPC_REG_FPR17 = 59
|
||||||
|
let UC_PPC_REG_FPR18 = 60
|
||||||
|
let UC_PPC_REG_FPR19 = 61
|
||||||
|
let UC_PPC_REG_FPR20 = 62
|
||||||
|
let UC_PPC_REG_FPR21 = 63
|
||||||
|
let UC_PPC_REG_FPR22 = 64
|
||||||
|
let UC_PPC_REG_FPR23 = 65
|
||||||
|
let UC_PPC_REG_FPR24 = 66
|
||||||
|
let UC_PPC_REG_FPR25 = 67
|
||||||
|
let UC_PPC_REG_FPR26 = 68
|
||||||
|
let UC_PPC_REG_FPR27 = 69
|
||||||
|
let UC_PPC_REG_FPR28 = 70
|
||||||
|
let UC_PPC_REG_FPR29 = 71
|
||||||
|
let UC_PPC_REG_FPR30 = 72
|
||||||
|
let UC_PPC_REG_FPR31 = 73
|
||||||
|
let UC_PPC_REG_LR = 74
|
||||||
|
let UC_PPC_REG_XER = 75
|
||||||
|
let UC_PPC_REG_CTR = 76
|
||||||
|
let UC_PPC_REG_MSR = 77
|
||||||
|
let UC_PPC_REG_FPSCR = 78
|
||||||
|
|
||||||
|
@ -355,4 +355,49 @@ const (
|
|||||||
PPC_REG_29 = 31
|
PPC_REG_29 = 31
|
||||||
PPC_REG_30 = 32
|
PPC_REG_30 = 32
|
||||||
PPC_REG_31 = 33
|
PPC_REG_31 = 33
|
||||||
|
PPC_REG_CR0 = 34
|
||||||
|
PPC_REG_CR1 = 35
|
||||||
|
PPC_REG_CR2 = 36
|
||||||
|
PPC_REG_CR3 = 37
|
||||||
|
PPC_REG_CR4 = 38
|
||||||
|
PPC_REG_CR5 = 39
|
||||||
|
PPC_REG_CR6 = 40
|
||||||
|
PPC_REG_CR7 = 41
|
||||||
|
PPC_REG_FPR0 = 42
|
||||||
|
PPC_REG_FPR1 = 43
|
||||||
|
PPC_REG_FPR2 = 44
|
||||||
|
PPC_REG_FPR3 = 45
|
||||||
|
PPC_REG_FPR4 = 46
|
||||||
|
PPC_REG_FPR5 = 47
|
||||||
|
PPC_REG_FPR6 = 48
|
||||||
|
PPC_REG_FPR7 = 49
|
||||||
|
PPC_REG_FPR8 = 50
|
||||||
|
PPC_REG_FPR9 = 51
|
||||||
|
PPC_REG_FPR10 = 52
|
||||||
|
PPC_REG_FPR11 = 53
|
||||||
|
PPC_REG_FPR12 = 54
|
||||||
|
PPC_REG_FPR13 = 55
|
||||||
|
PPC_REG_FPR14 = 56
|
||||||
|
PPC_REG_FPR15 = 57
|
||||||
|
PPC_REG_FPR16 = 58
|
||||||
|
PPC_REG_FPR17 = 59
|
||||||
|
PPC_REG_FPR18 = 60
|
||||||
|
PPC_REG_FPR19 = 61
|
||||||
|
PPC_REG_FPR20 = 62
|
||||||
|
PPC_REG_FPR21 = 63
|
||||||
|
PPC_REG_FPR22 = 64
|
||||||
|
PPC_REG_FPR23 = 65
|
||||||
|
PPC_REG_FPR24 = 66
|
||||||
|
PPC_REG_FPR25 = 67
|
||||||
|
PPC_REG_FPR26 = 68
|
||||||
|
PPC_REG_FPR27 = 69
|
||||||
|
PPC_REG_FPR28 = 70
|
||||||
|
PPC_REG_FPR29 = 71
|
||||||
|
PPC_REG_FPR30 = 72
|
||||||
|
PPC_REG_FPR31 = 73
|
||||||
|
PPC_REG_LR = 74
|
||||||
|
PPC_REG_XER = 75
|
||||||
|
PPC_REG_CTR = 76
|
||||||
|
PPC_REG_MSR = 77
|
||||||
|
PPC_REG_FPSCR = 78
|
||||||
)
|
)
|
@ -357,5 +357,50 @@ public interface PpcConst {
|
|||||||
public static final int UC_PPC_REG_29 = 31;
|
public static final int UC_PPC_REG_29 = 31;
|
||||||
public static final int UC_PPC_REG_30 = 32;
|
public static final int UC_PPC_REG_30 = 32;
|
||||||
public static final int UC_PPC_REG_31 = 33;
|
public static final int UC_PPC_REG_31 = 33;
|
||||||
|
public static final int UC_PPC_REG_CR0 = 34;
|
||||||
|
public static final int UC_PPC_REG_CR1 = 35;
|
||||||
|
public static final int UC_PPC_REG_CR2 = 36;
|
||||||
|
public static final int UC_PPC_REG_CR3 = 37;
|
||||||
|
public static final int UC_PPC_REG_CR4 = 38;
|
||||||
|
public static final int UC_PPC_REG_CR5 = 39;
|
||||||
|
public static final int UC_PPC_REG_CR6 = 40;
|
||||||
|
public static final int UC_PPC_REG_CR7 = 41;
|
||||||
|
public static final int UC_PPC_REG_FPR0 = 42;
|
||||||
|
public static final int UC_PPC_REG_FPR1 = 43;
|
||||||
|
public static final int UC_PPC_REG_FPR2 = 44;
|
||||||
|
public static final int UC_PPC_REG_FPR3 = 45;
|
||||||
|
public static final int UC_PPC_REG_FPR4 = 46;
|
||||||
|
public static final int UC_PPC_REG_FPR5 = 47;
|
||||||
|
public static final int UC_PPC_REG_FPR6 = 48;
|
||||||
|
public static final int UC_PPC_REG_FPR7 = 49;
|
||||||
|
public static final int UC_PPC_REG_FPR8 = 50;
|
||||||
|
public static final int UC_PPC_REG_FPR9 = 51;
|
||||||
|
public static final int UC_PPC_REG_FPR10 = 52;
|
||||||
|
public static final int UC_PPC_REG_FPR11 = 53;
|
||||||
|
public static final int UC_PPC_REG_FPR12 = 54;
|
||||||
|
public static final int UC_PPC_REG_FPR13 = 55;
|
||||||
|
public static final int UC_PPC_REG_FPR14 = 56;
|
||||||
|
public static final int UC_PPC_REG_FPR15 = 57;
|
||||||
|
public static final int UC_PPC_REG_FPR16 = 58;
|
||||||
|
public static final int UC_PPC_REG_FPR17 = 59;
|
||||||
|
public static final int UC_PPC_REG_FPR18 = 60;
|
||||||
|
public static final int UC_PPC_REG_FPR19 = 61;
|
||||||
|
public static final int UC_PPC_REG_FPR20 = 62;
|
||||||
|
public static final int UC_PPC_REG_FPR21 = 63;
|
||||||
|
public static final int UC_PPC_REG_FPR22 = 64;
|
||||||
|
public static final int UC_PPC_REG_FPR23 = 65;
|
||||||
|
public static final int UC_PPC_REG_FPR24 = 66;
|
||||||
|
public static final int UC_PPC_REG_FPR25 = 67;
|
||||||
|
public static final int UC_PPC_REG_FPR26 = 68;
|
||||||
|
public static final int UC_PPC_REG_FPR27 = 69;
|
||||||
|
public static final int UC_PPC_REG_FPR28 = 70;
|
||||||
|
public static final int UC_PPC_REG_FPR29 = 71;
|
||||||
|
public static final int UC_PPC_REG_FPR30 = 72;
|
||||||
|
public static final int UC_PPC_REG_FPR31 = 73;
|
||||||
|
public static final int UC_PPC_REG_LR = 74;
|
||||||
|
public static final int UC_PPC_REG_XER = 75;
|
||||||
|
public static final int UC_PPC_REG_CTR = 76;
|
||||||
|
public static final int UC_PPC_REG_MSR = 77;
|
||||||
|
public static final int UC_PPC_REG_FPSCR = 78;
|
||||||
|
|
||||||
}
|
}
|
||||||
|
@ -358,6 +358,51 @@ const
|
|||||||
UC_PPC_REG_29 = 31;
|
UC_PPC_REG_29 = 31;
|
||||||
UC_PPC_REG_30 = 32;
|
UC_PPC_REG_30 = 32;
|
||||||
UC_PPC_REG_31 = 33;
|
UC_PPC_REG_31 = 33;
|
||||||
|
UC_PPC_REG_CR0 = 34;
|
||||||
|
UC_PPC_REG_CR1 = 35;
|
||||||
|
UC_PPC_REG_CR2 = 36;
|
||||||
|
UC_PPC_REG_CR3 = 37;
|
||||||
|
UC_PPC_REG_CR4 = 38;
|
||||||
|
UC_PPC_REG_CR5 = 39;
|
||||||
|
UC_PPC_REG_CR6 = 40;
|
||||||
|
UC_PPC_REG_CR7 = 41;
|
||||||
|
UC_PPC_REG_FPR0 = 42;
|
||||||
|
UC_PPC_REG_FPR1 = 43;
|
||||||
|
UC_PPC_REG_FPR2 = 44;
|
||||||
|
UC_PPC_REG_FPR3 = 45;
|
||||||
|
UC_PPC_REG_FPR4 = 46;
|
||||||
|
UC_PPC_REG_FPR5 = 47;
|
||||||
|
UC_PPC_REG_FPR6 = 48;
|
||||||
|
UC_PPC_REG_FPR7 = 49;
|
||||||
|
UC_PPC_REG_FPR8 = 50;
|
||||||
|
UC_PPC_REG_FPR9 = 51;
|
||||||
|
UC_PPC_REG_FPR10 = 52;
|
||||||
|
UC_PPC_REG_FPR11 = 53;
|
||||||
|
UC_PPC_REG_FPR12 = 54;
|
||||||
|
UC_PPC_REG_FPR13 = 55;
|
||||||
|
UC_PPC_REG_FPR14 = 56;
|
||||||
|
UC_PPC_REG_FPR15 = 57;
|
||||||
|
UC_PPC_REG_FPR16 = 58;
|
||||||
|
UC_PPC_REG_FPR17 = 59;
|
||||||
|
UC_PPC_REG_FPR18 = 60;
|
||||||
|
UC_PPC_REG_FPR19 = 61;
|
||||||
|
UC_PPC_REG_FPR20 = 62;
|
||||||
|
UC_PPC_REG_FPR21 = 63;
|
||||||
|
UC_PPC_REG_FPR22 = 64;
|
||||||
|
UC_PPC_REG_FPR23 = 65;
|
||||||
|
UC_PPC_REG_FPR24 = 66;
|
||||||
|
UC_PPC_REG_FPR25 = 67;
|
||||||
|
UC_PPC_REG_FPR26 = 68;
|
||||||
|
UC_PPC_REG_FPR27 = 69;
|
||||||
|
UC_PPC_REG_FPR28 = 70;
|
||||||
|
UC_PPC_REG_FPR29 = 71;
|
||||||
|
UC_PPC_REG_FPR30 = 72;
|
||||||
|
UC_PPC_REG_FPR31 = 73;
|
||||||
|
UC_PPC_REG_LR = 74;
|
||||||
|
UC_PPC_REG_XER = 75;
|
||||||
|
UC_PPC_REG_CTR = 76;
|
||||||
|
UC_PPC_REG_MSR = 77;
|
||||||
|
UC_PPC_REG_FPSCR = 78;
|
||||||
|
|
||||||
implementation
|
implementation
|
||||||
end.
|
end.
|
@ -353,3 +353,48 @@ UC_PPC_REG_28 = 30
|
|||||||
UC_PPC_REG_29 = 31
|
UC_PPC_REG_29 = 31
|
||||||
UC_PPC_REG_30 = 32
|
UC_PPC_REG_30 = 32
|
||||||
UC_PPC_REG_31 = 33
|
UC_PPC_REG_31 = 33
|
||||||
|
UC_PPC_REG_CR0 = 34
|
||||||
|
UC_PPC_REG_CR1 = 35
|
||||||
|
UC_PPC_REG_CR2 = 36
|
||||||
|
UC_PPC_REG_CR3 = 37
|
||||||
|
UC_PPC_REG_CR4 = 38
|
||||||
|
UC_PPC_REG_CR5 = 39
|
||||||
|
UC_PPC_REG_CR6 = 40
|
||||||
|
UC_PPC_REG_CR7 = 41
|
||||||
|
UC_PPC_REG_FPR0 = 42
|
||||||
|
UC_PPC_REG_FPR1 = 43
|
||||||
|
UC_PPC_REG_FPR2 = 44
|
||||||
|
UC_PPC_REG_FPR3 = 45
|
||||||
|
UC_PPC_REG_FPR4 = 46
|
||||||
|
UC_PPC_REG_FPR5 = 47
|
||||||
|
UC_PPC_REG_FPR6 = 48
|
||||||
|
UC_PPC_REG_FPR7 = 49
|
||||||
|
UC_PPC_REG_FPR8 = 50
|
||||||
|
UC_PPC_REG_FPR9 = 51
|
||||||
|
UC_PPC_REG_FPR10 = 52
|
||||||
|
UC_PPC_REG_FPR11 = 53
|
||||||
|
UC_PPC_REG_FPR12 = 54
|
||||||
|
UC_PPC_REG_FPR13 = 55
|
||||||
|
UC_PPC_REG_FPR14 = 56
|
||||||
|
UC_PPC_REG_FPR15 = 57
|
||||||
|
UC_PPC_REG_FPR16 = 58
|
||||||
|
UC_PPC_REG_FPR17 = 59
|
||||||
|
UC_PPC_REG_FPR18 = 60
|
||||||
|
UC_PPC_REG_FPR19 = 61
|
||||||
|
UC_PPC_REG_FPR20 = 62
|
||||||
|
UC_PPC_REG_FPR21 = 63
|
||||||
|
UC_PPC_REG_FPR22 = 64
|
||||||
|
UC_PPC_REG_FPR23 = 65
|
||||||
|
UC_PPC_REG_FPR24 = 66
|
||||||
|
UC_PPC_REG_FPR25 = 67
|
||||||
|
UC_PPC_REG_FPR26 = 68
|
||||||
|
UC_PPC_REG_FPR27 = 69
|
||||||
|
UC_PPC_REG_FPR28 = 70
|
||||||
|
UC_PPC_REG_FPR29 = 71
|
||||||
|
UC_PPC_REG_FPR30 = 72
|
||||||
|
UC_PPC_REG_FPR31 = 73
|
||||||
|
UC_PPC_REG_LR = 74
|
||||||
|
UC_PPC_REG_XER = 75
|
||||||
|
UC_PPC_REG_CTR = 76
|
||||||
|
UC_PPC_REG_MSR = 77
|
||||||
|
UC_PPC_REG_FPSCR = 78
|
||||||
|
@ -355,4 +355,49 @@ module UnicornEngine
|
|||||||
UC_PPC_REG_29 = 31
|
UC_PPC_REG_29 = 31
|
||||||
UC_PPC_REG_30 = 32
|
UC_PPC_REG_30 = 32
|
||||||
UC_PPC_REG_31 = 33
|
UC_PPC_REG_31 = 33
|
||||||
|
UC_PPC_REG_CR0 = 34
|
||||||
|
UC_PPC_REG_CR1 = 35
|
||||||
|
UC_PPC_REG_CR2 = 36
|
||||||
|
UC_PPC_REG_CR3 = 37
|
||||||
|
UC_PPC_REG_CR4 = 38
|
||||||
|
UC_PPC_REG_CR5 = 39
|
||||||
|
UC_PPC_REG_CR6 = 40
|
||||||
|
UC_PPC_REG_CR7 = 41
|
||||||
|
UC_PPC_REG_FPR0 = 42
|
||||||
|
UC_PPC_REG_FPR1 = 43
|
||||||
|
UC_PPC_REG_FPR2 = 44
|
||||||
|
UC_PPC_REG_FPR3 = 45
|
||||||
|
UC_PPC_REG_FPR4 = 46
|
||||||
|
UC_PPC_REG_FPR5 = 47
|
||||||
|
UC_PPC_REG_FPR6 = 48
|
||||||
|
UC_PPC_REG_FPR7 = 49
|
||||||
|
UC_PPC_REG_FPR8 = 50
|
||||||
|
UC_PPC_REG_FPR9 = 51
|
||||||
|
UC_PPC_REG_FPR10 = 52
|
||||||
|
UC_PPC_REG_FPR11 = 53
|
||||||
|
UC_PPC_REG_FPR12 = 54
|
||||||
|
UC_PPC_REG_FPR13 = 55
|
||||||
|
UC_PPC_REG_FPR14 = 56
|
||||||
|
UC_PPC_REG_FPR15 = 57
|
||||||
|
UC_PPC_REG_FPR16 = 58
|
||||||
|
UC_PPC_REG_FPR17 = 59
|
||||||
|
UC_PPC_REG_FPR18 = 60
|
||||||
|
UC_PPC_REG_FPR19 = 61
|
||||||
|
UC_PPC_REG_FPR20 = 62
|
||||||
|
UC_PPC_REG_FPR21 = 63
|
||||||
|
UC_PPC_REG_FPR22 = 64
|
||||||
|
UC_PPC_REG_FPR23 = 65
|
||||||
|
UC_PPC_REG_FPR24 = 66
|
||||||
|
UC_PPC_REG_FPR25 = 67
|
||||||
|
UC_PPC_REG_FPR26 = 68
|
||||||
|
UC_PPC_REG_FPR27 = 69
|
||||||
|
UC_PPC_REG_FPR28 = 70
|
||||||
|
UC_PPC_REG_FPR29 = 71
|
||||||
|
UC_PPC_REG_FPR30 = 72
|
||||||
|
UC_PPC_REG_FPR31 = 73
|
||||||
|
UC_PPC_REG_LR = 74
|
||||||
|
UC_PPC_REG_XER = 75
|
||||||
|
UC_PPC_REG_CTR = 76
|
||||||
|
UC_PPC_REG_MSR = 77
|
||||||
|
UC_PPC_REG_FPSCR = 78
|
||||||
end
|
end
|
Reference in New Issue
Block a user